Tony Funderburk ist Director of Global Electronics & High Tech PLM Sales bei PTC. In dieser Funktion berät und unterstützt er Unternehmen, die ihre Innovationskraft steigern, die Produktkomplexität bewältigen und die digitale Transformation mithilfe von Produktlebenszyklusmanagement-Lösungen vorantreiben möchten. Mit mehr als 25 Jahren Erfahrung im Vertrieb von Unternehmenssoftware und in Führungspositionen verfügt Tony über fundiertes Fachwissen in der Elektronik- und Halbleiterbranche. Er arbeitet eng mit Unternehmen zusammen, um die Produktentwicklung zu verbessern, die Kollaboration zu stärken und widerstandsfähigere Betriebsabläufe aufzubauen.
Das Wichtigste auf einen Blick: Fortschrittliche Verpackungstechniken – von Chiplets bis hin zu 2,5D-/3D-Stapelungen – haben das Gehäuse von einem einfachen Standardbauteil zu einem zentralen Produktunterscheidungsmerkmal gemacht. Wenn das Gehäuse Teil der Produktarchitektur wird, hat jede Designentscheidung Auswirkungen auf den gesamten Lebenszyklus. Teams, die die Gehäuseentwicklung als eine im Lebenszyklus verwaltete Ingenieursdisziplin betrachten, gewinnen an Geschwindigkeit, Qualität und Wettbewerbsvorteil.
Das durch das Mooresche Gesetz definierte Leistungszeitalter weicht einem neuen – geprägt davon, wie gut Unternehmen das, was im Inneren der Verpackung geschieht, architektonisch gestalten, integrieren und verwalten können. Chiplets, 2,5D-Interposer, 3D-Stapelung und Fan-Out-Wafer-Level-Packaging sind keine fortschrittlichen Optionen mehr, die einer Handvoll führender Hersteller vorbehalten sind. Sie entwickeln sich rasch zum Standardansatz für alle, die in den Bereichen KI, Hochleistungsrechnen, Automobilindustrie und 5G im Wettbewerb stehen.
Die Auswirkungen auf Engineering-Unternehmen sind erheblich. Ein Gehäuse, das einst einen Chip enthielt, ist nun die Chiparchitektur selbst. Und dessen Verwaltung erfordert einen grundlegend anderen Ansatz – nicht nur beim Design, sondern über den gesamten Produktlebenszyklus hinweg.
Fortschrittliche Verpackungstechniken sind eines der deutlichsten Beispiele dafür, warum die Komplexität von Halbleitern traditionelle Entwicklungsprozesse überholt.
Warum ist fortschrittliche Verpackungstechnik zu einem entscheidenden Wettbewerbsvorteil geworden?
Die Zahlen sprechen eine deutliche Sprache. Der Markt für fortschrittliche Verpackungstechnologien wurde im Jahr 2024 auf etwa 45 Milliarden US-Dollar geschätzt und wird voraussichtlich mit einer durchschnittlichen jährlichen Wachstumsrate (CAGR) von 9,4 % wachsen, sodass er bis 2030 etwa 80 Milliarden US-Dollar erreichen wird. Der Bereich der High-End-Performance-Verpackungen – das Segment, das auf der Chiplet-Integration basiert – wächst noch schneller: Zwischen 2024 und 2030 wird eine prognostizierte durchschnittliche jährliche Wachstumsrate (CAGR) von 23 % erwartet, wodurch ein Marktvolumen von schätzungsweise 28,5 Milliarden US-Dollar erreicht wird. TSMC, Samsung und Intel führen die Investitionsausgaben im Bereich fortschrittlicher Verpackungstechnologien im Jahr 2025 an – ein Zeichen dafür, dass die Verpackung mittlerweile eine zentrale Wettbewerbsachse darstellt und nicht mehr nur eine nachträgliche Überlegung im Bereich der Standardprodukte ist.
Der Grund dafür ist einfach: Die Transistorskalierung allein kann die Leistungssteigerungen, die KI-Workloads und Anwendungen mit hoher Bandbreite erfordern, nicht mehr liefern. Chiplet-basierte Designs ermöglichen es Unternehmen, für verschiedene Prozessknoten optimierte Chips miteinander zu kombinieren – beispielsweise einen Hochleistungs-Logik-Chip mit einem Speicher-Chip und einem analogen I/O-Chip in einem einzigen Gehäuse. Durch die Aufteilung großer, komplexer Systeme in kleinere funktionale Chips können Chiplet-Architekturen dazu beitragen, die Entwicklungskomplexität zu verringern, die Herstellbarkeit zu verbessern und die Ausbeute im Vergleich zu gleichwertigen monolithischen Designs zu steigern.
Damit ist fortschrittliches Packaging nicht nur ein Mittel zur Leistungssteigerung, sondern eine praktische Strategie für das Management von Kosten, Risiken und Skalierbarkeit angesichts immer komplexerer Halbleiterarchitekturen.
Hierbei handelt es sich nicht um inkrementelle Verbesserungen. Sie stellen einen strukturellen Wandel dar – sowohl in der Art und Weise, wie Halbleiterleistung erzielt wird, als auch in der Frage, wer sie erzielt.
Inwiefern belastet die zunehmende Komplexität von Baugruppen das Engineering?
Die Entwicklung von Halbleitergehäusen war schon immer ein interdisziplinäres Unterfangen. Doch der Wandel hin zur heterogenen Integration verändert die Art der interdisziplinären Kollaboration in einer Weise, auf die die meisten Engineering-Unternehmen noch nicht eingestellt sind.
Inwiefern stellt die heterogene Integration eine Herausforderung für traditionelle Entwurfsmethoden dar?
Die heterogene Integration erfordert vom Engineering, über traditionelle, sequenzielle Entwurfsmethoden hinauszugehen. Anstatt einzelne Komponenten isoliert zu optimieren, müssen die Teams das gesamte Paket als miteinander verbundenes System optimieren – dabei müssen Aspekte wie Silizium, Substrat, Interposer, thermische und mechanische Eigenschaften, Zuverlässigkeit, Fertigung und Test parallel koordiniert werden. Kein einzelner Workflow kann heterogene 2,5D- und 3D-Entwürfe durchgängig verwalten.
Architekturplanung, physikalische Implementierung, Entwurfsanalyse, Zuverlässigkeitsbewertung und Testplanung müssen alle im Rahmen vernetzter, domänenübergreifender Prozesse erfolgen, die prädiktive Modellierung, In-Design-Analysen und die abschließende Freigabe unterstützen.
Allein das Wärmemanagement ist dramatisch komplexer geworden. Die iNEMI-Roadmap zur heterogenen Integration identifiziert drei sich verstärkende Faktoren: die Heterogenität der Wärmeentwicklung innerhalb eines einzelnen Gehäuses, den zunehmenden Einsatz thermischer Hardware auf Gehäuseebene und die Kopplung des Wärmemanagement-Designs mit der Elektronikarchitektur selbst. Ein 3D-gestapeltes Chiplet-Gehäuse weist nicht nur ein einziges thermisches Profil auf – es hat viele, und diese stehen in Wechselwirkung zueinander.
Mechanische und elektrische Aspekte sind in ähnlicher Weise miteinander verflochten. Die Through-Silicon-Via-Technologie (TSV) ermöglicht vertikale Chip-zu-Chip-Verbindungen bei der 3D-Stapelung und verbessert so die Leistung und Energieeffizienz im Vergleich zu herkömmlichen Verbindungsansätzen. Diese Vorteile hängen jedoch von äußerst präzisen Fertigungsbedingungen ab, darunter Oberflächenebenheit, Reinraumkontrollen und streng kontrollierte Bonding-Prozesse. Mit zunehmender Komplexität der Stapel können bereits kleine Prozessabweichungen überproportionale Auswirkungen auf Ausbeute, Zuverlässigkeit und die nachgelagerte Qualifizierung haben.
Wie muss sich die Kollaboration zwischen ECAD und MCAD für fortschrittliche Verpackungstechnologien weiterentwickeln?
In den meisten Elektronikunternehmen wurden ECAD und MCAD in der Vergangenheit getrennt voneinander betrieben – Elektroingenieure waren für Schaltpläne und Layouts zuständig, Maschinenbauingenieure für das physische Gehäuse. Fortschrittliche Verpackungstechnologien heben diese Grenze auf. Auf den Leveln von Chip, Gehäuse und Substrat sind elektrische Leistung, mechanische Beanspruchung und thermisches Verhalten untrennbare Designvariablen.
Die Koordination über diese Bereiche hinweg erfordert aktive Frameworks für Kollaboration und keine sequenziellen Übergaben. An der Schnittstelle zwischen Gehäuse und Leiterplatte – wo IC-Chip, Gehäusesubstrat und Leiterplatte aufeinandertreffen – wird die interdisziplinäre Kollaboration sowohl unerlässlich als auch herausfordernd. Dies gilt insbesondere für das Fan-Out-Wafer-Level-Packaging, bei dem Chipverschiebungen, Verformungen und Prozessschwankungen frühzeitig antizipiert und gemeinsam von Elektro-, Maschinenbau- und Engineering-Ingenieuren bewältigt werden müssen.
Welche neuen Anforderungen ergeben sich durch fortschrittliche Verpackungstechniken für die Stückliste und das Change Management??
Eine herkömmliche Halbleiter-Stückliste erfasst Komponenten und Montagebeziehungen innerhalb einer bekannten Struktur. Eine fortschrittliche Gehäuse-Stückliste erfasst etwas wesentlich Komplexeres.
Chiplet-Gehäuse integrieren Chips von verschiedenen Designhäusern, Foundries und Prozessknoten. Jedes Chiplet verfügt über einen eigenen Qualifikationsstatus, eine eigene Lebenszyklusphase und eigene Abhängigkeiten in der Lieferkette. Der Interposer, das Substrat, die Materialien zur Chipbefestigung, die Redistributionsschichten und die Wärmeleitmaterialien stellen jeweils einen separaten Design- und Beschaffungsbereich dar. Eine Änderung an einem dieser Elemente – ein Wechsel des Zulieferers für das Substrat, eine Chiprevision, eine Aktualisierung der Prozessrezeptur in der Foundry – kann sich auf das gesamte Gehäuse auswirken, und zwar in einer Weise, die eine flache oder einfache Stücklistenstruktur nicht nachverfolgen kann.
Hinzu kommt die Standardisierung der Nomenklatur. Es mangelt an einer allgemein anerkannten Taxonomie für SiP-Architekturen, was zu Unklarheiten bei Designübergaben, der Kommunikation mit Zulieferern und der Lebenszyklusdokumentation führt. Ohne ein gemeinsames Vokabular wird schon die Ermittlung der Änderungen bei einer Gehäuseüberarbeitung zu einer nicht trivialen Aufgabe.
Insbesondere für hybride IDMs und Fabless-Unternehmen – also Organisationen, die ihre eigenen Produkte entwerfen, die Fertigung, Verpackung und Prüfung jedoch an OSATs und Foundries auslagern – entsteht dadurch ein Problem bei der Änderungssteuerung über mehrere Bereiche hinweg. Eine Designänderung, die ihren Ursprung im Silizium hat, muss nachverfolgt werden, da sie die Gehäusespezifikation, die Substratbeschaffung, die OSAT-Prozessanweisungen und die Qualifizierungsunterlagen betrifft. Halbleiterunternehmen nutzen in der Regel sechs oder mehr voneinander getrennte Systeme zur Verwaltung von Produktdaten. Ohne einen strukturierten Ansatz für das Produktlebenszyklusmanagement beruht diese Weiterverbreitung von Änderungen auf manueller Koordination – eine anfällige Abhängigkeit bei der Komplexität von Multi-Die-Designs.
Diese Abhängigkeiten werden nach dem Tapeout besonders schwierig, wenn kontrollierte Produktinformationen vom Design in die Fertigung, Verpackung, Prüfung und Qualifizierung übergehen müssen.
Nach dem Tapeout beginnt die eigentliche Herausforderung
Koordination nach dem Tapeout entscheidet, ob ein Halbleiterprodukt rechtzeitig auf den Markt kommt.
Mehr erfahrenWie sieht eine moderne Lebenszyklusstrategie für fortschrittliche Verpackungslösungen aus?
Die iNEMI-Roadmap formuliert die Herausforderung präzise: Herausforderungen bei der heterogenen Integration „müssen über den gesamten Produktlebenszyklus hinweg angegangen werden, vom Entwurf über die Montage bis hin zur Prüfung“, und ein Ansatz auf Basis komplexer integrierter Systeme (CIS) sei „der einzige Weg nach vorn“.
In der Praxis bedeutet dies, das Paket nicht mehr als nachgelagertes Ergebnis zu betrachten, sondern als Einheit auf Produktebene, die eine eigene Lebenszyklus-Steuerung erfordert. Diese Neudefinition orientiert sich an mehreren Grundsätzen:
Behandeln Sie die Verpackungsstückliste als vollwertige Produktstruktur.
Die Verpackungsstückliste – die den Chip, den Interposer, das Substrat, das Vergussmaterial und die Materialien für das Wärmemanagement umfasst – erfordert dieselbe Versionsverwaltung, Änderungssteuerung und Rückverfolgbarkeit wie jede andere Produktbaugruppe. Bei fortschrittlichen Gehäusen kann diese Stückliste so komplex sein wie eine mechanische Unterbaugruppe.
Richten Sie eine domänenübergreifende Änderungskontrolle ein.
Wenn eine Überarbeitung in einer Domäne (Siliziumdesign, Verpackung, Test) Auswirkungen auf eine andere Domäne hat, muss der Änderungsprozess explizit alle betroffenen Domänen durchlaufen. Technische Änderungsaufträge (Engineering Change Orders, ECOs), die die Verpackung betreffen, müssen vor der Freigabe eine Überprüfung durch die Verantwortlichen für Elektrik, Mechanik, Thermik und Zuverlässigkeit auslösen.
Verbinden Sie die EDA-Systeme – ersetzen Sie sie nicht.
Der IC-Design-Ablauf findet in EDA-Tools (Cadence, Synopsys, Siemens EDA) statt und läuft in proprietären, eng integrierten Ökosystemen ab. Lebenszyklus-Managementsysteme ergänzen EDA, indem sie die Produktdefinition, die Stückliste, Spezifikationen, Qualifizierungsunterlagen und den Änderungsverlauf rund um das Design verwalten – nicht, indem sie versuchen, die Designdaten selbst zu verwalten.
Schaffen Sie Rückverfolgbarkeit von den Anforderungen bis zur Qualifizierung.
Für Anwendungen in der Automobilindustrie (AEC-Q100, ISO 26262), der Luft- und Raumfahrt sowie der Medizin ist die Rückverfolgbarkeitskette von den Kundenanforderungen über Design-Inputs, Gehäusespezifikationen bis hin zu Qualifizierungsergebnissen unverzichtbar. Der Aufbau dieser Kette bereits zu Beginn des Gehäuseprogramms reduziert Nacharbeiten und Compliance-Risiken am Ende.
Vernetzte Verpackungsdaten bilden die Grundlage für KI
KI benötigt einen Kontext, der Entwürfe, Stücklisten, Änderungen, Tests & Qualifizierungen umfasst.
Mehr erfahrenFortschrittliche Verpackungstechnik ist mehr als nur eine gestalterische Herausforderung – sie ist ein Problem, das den gesamten Lebenszyklus betrifft
Der Wandel hin zu fortschrittlichen Verpackungslösungen verändert die Wettbewerbsbedingungen für jedes Halbleiterunternehmen, das mit der Verpackung zu tun hat – IDMs, Fabless-Unternehmen und OSATs gleichermaßen. Die Verpackungsarchitektur bestimmt nun die Produktleistung, die Energieeffizienz, die Markteinführungszeit und die Fertigungsausbeute. Dabei handelt es sich um Ergebnisse über den gesamten Lebenszyklus hinweg, nicht nur um Ergebnisse des Designs.
Unternehmen, die ein strukturiertes Lebenszyklusmanagement für ihre Verpackungsprogramme etablieren – mit geregelten Stücklistenstrukturen, bereichsübergreifenden Änderungsprozessen und klarer Rückverfolgbarkeit vom Design bis zur Qualifizierung –, sind besser aufgestellt, um schneller voranzukommen, Nacharbeiten zu reduzieren und sich effektiv innerhalb des verteilten Ökosystems aus Foundries, Substratzulieferern und OSATs zu koordinieren, auf das fortschrittliche Verpackungstechnologien angewiesen sind.
Die Verpackung ist Teil des Produkts geworden. Das Lebenszyklusmanagement muss diesem Trend folgen.
Häufig gestellte Fragen
Was versteht man unter fortschrittlicher Verpackung bei Halbleitern, und warum ist sie für das Produktlebenszyklusmanagement von Bedeutung?
Unter fortschrittlicher Verpackung versteht man Techniken – darunter Chiplets, die Integration von 2,5D-Silizium-Interposern, 3D-Stapelung und Fan-Out-Verpackung auf Wafer-Ebene –, bei denen mehrere Chips oder Funktionsblöcke in einem einzigen Gehäuse integriert werden. Fortschrittliche Verpackung ist für das Produktlebenszyklusmanagement von Bedeutung, da das Gehäuse selbst mittlerweile die Produktleistung und -architektur bestimmt. Änderungen am Gehäuse wirken sich auf die Chipauswahl, das Substratdesign, das Wärmemanagement und die Testverfahren aus und erfordern ein koordiniertes Change Management in allen betroffenen Bereichen.
Inwiefern erhöht ein auf Chiplets basierendes Design die Komplexität der Stückliste (BOM)?
Bei einem Chiplet-Design werden mehrere Chips von verschiedenen Foundries, Prozessknoten und Designhäusern in einem einzigen Gehäuse integriert. Jedes Chiplet verfügt über einen eigenen Qualifizierungsstatus, eine eigene Lebenszyklusphase und eine eigene Lieferkette. Der Interposer, die Redistributionsschichten, die Substrate und die thermischen Schnittstellenmaterialien fügen der Stückliste weitere Level hinzu. Eine Änderung an einem beliebigen Element kann sich auf die gesamte Struktur auswirken – was eine Stücklistenarchitektur und ein Change Management erfordert, die in der Lage sind, mehrstufige Abhängigkeiten zwischen mehreren Quellen nachzuverfolgen.
Was ist der Unterschied zwischen der ECAD-MCAD-Kollaboration beim traditionellen PCB-Design und bei fortschrittlichen Verpackungstechnologien?
Beim herkömmlichen Leiterplattendesign findet die Kollaboration der ECAD- und MCAD-Disziplinen vor allem an der Schnittstelle zwischen Leiterplatte und Gehäuse statt. Bei der fortschrittlichen Verpackung verschiebt sich die Grenze zwischen elektrischem und mechanischem Design auf das Level von Chip, Gehäuse und Substrat. Die thermische Kopplung zwischen gestapelten Chips, mechanische Belastungen durch unterschiedliche Wärmeausdehnungskoeffizienten (CTE) und Verformungen bei der Wafer-Level-Verpackung erfordern alle die gleichzeitige Einbindung von Elektro-, Maschinenbau- und Prozess-Entwicklungsingenieuren – und zwar lange bevor ein Layout fertiggestellt ist.
Welche Rolle spielt PLM bei fortschrittlichen Verpackungsprogrammen?
Produktlebenszyklusmanagement-Systeme (PLM) unterstützen fortschrittliche Verpackungsprogramme durch strukturiertes Stücklistenmanagement für Mehrkomponenten-Verpackungen, die Steuerung technischer Änderungen über die Bereiche Design, Verpackung und Test hinweg sowie die Rückverfolgbarkeit von den Kundenanforderungen über die Designspezifikationen bis hin zu den Qualifikationsnachweisen. PLM ersetzt EDA-Tools nicht, sondern bündelt die Funktionen an der Schnittstelle zur EDA und verwaltet die Produktdefinitionen und Lebenszyklusdaten rund um den Design-Flow.
Welche Halbleiterunternehmen stehen bei fortschrittlichen Verpackungslösungen vor den komplexesten Herausforderungen im Lebenszyklusmanagement?
Hybride IDMs – Unternehmen wie Analog Devices, NXP, Infineon und STMicroelectronics, die ihre eigenen Produkte entwickeln, teilweise eine eigene Fertigung betreiben und Verpackung sowie Test an OSATs auslagern – stehen vor den größten Herausforderungen im Lebenszyklusmanagement. Sie müssen Datenübergaben, Change Management und Qualitätsrückverfolgbarkeit gleichzeitig über interne und externe Organisationsgrenzen hinweg verwalten. Fabless-Unternehmen, die bei fortschrittlichen Verpackungslösungen vollständig auf OSAT-Partner angewiesen sind, sehen sich mit einer vergleichbaren Koordinationskomplexität konfrontiert.
Eine moderne Verpackungsstrategie ist Teil eines umfassenderen Ziels: die Aufrechterhaltung der technischen Kontinuität über interne Teams, externe Hersteller und den gesamten Produktlebenszyklus hinweg. Für Unternehmen, die sowohl eigene Fertigungsanlagen als auch ausgelagerte Produktion betreiben, wird diese Herausforderung noch komplexer.
Als nächstes